Implementação em FPGA de um Método Iterativo de Deconvolução para Operar no Sistema de Trigger do Experimento ATLAS

Abstract

Aceleradores de partículas, como o LHC, em Genebra, na Suíça, colidem partículas subatômicas cujos subprodutos (partículas fundamentais da natureza) são analisados por detectores ao redor do ponto de colisão. O LHC vem passando por um processo de atualização, no qual parâmetros como a energia das colisões e a quantidade de partículas por *bunch* são aumentados, impactando diretamente os sistemas de instrumentação dos detectores, como, por exemplo, o experimento ATLAS presente nesse acelerador. Esse aumento na probabilidade de ocorrência de colisões adjacentes produz um efeito conhecido como *pile-up* (empilhamento de sinais) na eletrônica de leitura dos subdetectores do ATLAS. Para lidar com esse novo desafio, métodos iterativos de deconvolução de sinais, baseados em representação esparsa de dados, como o SSF, vêm sendo propostos, apresentando resultados satisfatórios. No entanto, tais métodos apresentam alto custo computacional, de modo que o principal desafio atual é o desenvolvimento de algoritmos capazes de operar de forma online. Este trabalho apresenta um aprimoramento ao método SSF, permitindo reduzir a quantidade de iterações do algoritmo em uma ordem de grandeza, facilitando, assim, sua implementação em tempo real.