Detecção e Compressão de Distúrbios Elétricos Baseadas em Plataforma FPGA

Abstract

A presente dissertação apresenta a implementação de um Sistema de Detecção e Compressão de Distúrbios Elétricos (SDCDE), com foco em soluções baseadas em FPGA (Field-Programmable Gate Array). Inicialmente, são abordados os algoritmos de detecção e compressão utilizados pelo sistema. Em seguida, são apresentadas as sínteses em FPGA e o desenvolvimento de um protótipo para testes experimentais. O sistema proposto é voltado para aplicações em Sistemas Elétricos de Potência (SEPs) e tem como objetivo adquirir e armazenar distúrbios elétricos comumente observados nesse contexto. A partir dos dados armazenados, é possível reconstruir integralmente o sinal registrado para análises posteriores de oscilografia. O processo de compressão é realizado em três etapas: detecção de novidade, compressão com perdas utilizando a Transformada Wavelet Discreta (DWT) e compressão em nível de bits. Esses três níveis permitem otimizar o uso da memória e possibilitam o armazenamento de longos períodos de registros em cartões de memória. A implementação em FPGA busca avaliar fatores como consumo de recursos de hardware, utilizando um processador embarcado desenvolvido especificamente para aplicações de Processamento Digital de Sinais (DSP). Por fim, o trabalho apresenta resultados de síntese e estudos de caso realizados em ambientes reais.