Projeto de um Processador Embarcado Otimizado para Aplicação com Transformada de Fourier

Abstract

A presente monografia tem como objetivo descrever os procedimentos necessários para a modificação de um processador embarcado em uma FPGA, desenvolvido na UFJF, por meio da linguagem de descrição de hardware Verilog. Para isso, foram empregadas técnicas de otimização com o objetivo de viabilizar a aplicação da Transformada de Fourier com menor custo computacional, permitindo que o processador reduza o tempo de processamento.