O mapa da janela¶
Antes do primeiro projeto, só o essencial: onde fica cada coisa. Os detalhes de cada região aparecem nos tutoriais, no momento em que você os usa, e o tour completo está em Tour pela interface.
Figura 3 A janela com um projeto aberto.¶
Cinco regiões:
- Barra de ferramentas
No topo. Projeto à esquerda; os botões de compilar, sintetizar, simular e abrir o PRISM no centro; controle de versão, Python, configurações e a assistente de IA à direita. Botão cinza é pré-requisito faltando, e o tooltip diz qual.
- Árvore de arquivos
À esquerda. Três visões alternáveis: Arquivos (os fontes por papel), Pastas (o disco) e Hierarquia (as instâncias do design).
- Editor
No centro. Abas, realce para todas as linguagens da plataforma, análise de Verilog enquanto digita.
- Terminais
Embaixo. Uma aba por etapa do fluxo, mais um PowerShell de verdade (TCMD). Mensagens classificadas e clicáveis.
- Barra de status
No rodapé. O resumo do estado: projeto pronto, processador ativo, Top Level, Testbench Top e motor de simulação.
É o suficiente para começar. Siga para o primeiro tutorial: Tutorial: um contador em Verilog.